3D-brikkestabling øker AI-tilkoblingstettheten

CEA-Leti har demonstrert en hybridbindingsprosess mellom brikke og wafer (D2W) med tilkoblingsavstander ned til 1 μm, rettet mot ytelsesbegrensninger i kunstig intelligens-akseleratorer, høyytelses databehandlingssystemer og avanserte bildebehandlingsenheter. Resultatene ble presentert på Electronic Components and Technology Conference (ECTC) 2026 i Orlando, Florida, og viser fremskritt mot tettere vertikal integrasjon innen halvlederpakking.

Hybridbinding mellom brikke og wafer for avansert halvlederintegrasjon
Ettersom transistorskalering nærmer seg fysiske og økonomiske grenser, vender halvlederprodusenter seg i økende grad mot avansert pakking og tredimensjonal integrasjon for å fortsette å forbedre dataytelsen. I stedet for å stole utelukkende på mindre transistorer gjør 3D-integrasjon det mulig å stable flere enhetslag vertikalt, noe som reduserer avstanden data må bevege seg mellom komponenter.

CEA-Letis demonstrasjon fokuserte på hybridbinding mellom brikke og wafer, en teknologi som kobler individuelle brikker direkte til en wafer ved hjelp av kobber-til-kobber-forbindelser med høy tetthet. Ved å redusere tilkoblingsavstanden til 1 μm øker teknologien antallet forbindelser som kan plasseres innenfor et gitt areal betydelig.

For AI-akseleratorer og høyytelses databehandlingssystemer, der minnebåndbredde og databevegelse er viktige ytelsesbegrensninger, kan økt tilkoblingstetthet forbedre kommunikasjonen mellom stablede enheter samtidig som energiforbruket knyttet til dataoverføring reduseres.

Elektrisk validering av tilkoblinger med ultrafin avstand
Forskerteamet rapporterte vellykket elektrisk testing av strukturer som inneholdt opptil 100 000 forbindelser. Ifølge CEA-Leti bekreftet resultatene at hybridbindingsmetoden er levedyktig for applikasjoner som krever høy tilkoblingstetthet.

Elektrisk karakterisering av teststrukturer i seriekoblet konfigurasjon viste forventet funksjonalitet og produksjonsutbytte for avstander fra 5 μm ned til 2 μm. Strukturene med 1 μm avstand fungerte også som forventet, selv om utbyttet var begrenset av justeringsnøyaktigheten til dagens tilgjengelige bindingsutstyr.

Arbeidet representerer et viktig steg mot økt vertikal tilkoblingstetthet i halvledersystemer der tradisjonelle forbindelsesteknologier på pakkenivå kan bli en begrensende faktor.

Utfordringer knyttet til justeringsnøyaktighet og waferrekonstruksjon
For å oppnå en avstand på 1 μm måtte to sentrale produksjonsutfordringer løses: justeringspresisjon og overflateplanarisering.

Den viktigste tekniske utfordringen var å plassere brikkene med tilstrekkelig nøyaktighet under bindingsprosessen. Ved dimensjoner under én mikrometer kan selv små justeringsavvik påvirke elektrisk tilkobling og produksjonsutbytte.

Prosessen krevde også waferrekonstruksjon ved hjelp av en teknologi for utfylling av mellomrom mellom brikker (IDGF). Dette trinnet fyller mellomrommene mellom tilstøtende brikker før ytterligere vertikale forbindelsesstrukturer etableres. For å støtte de påfølgende prosesstrinnene optimaliserte forskerne kjemisk-mekanisk polering (CMP) for å oppnå den overflateflatheten som kreves for pålitelig hybridbinding og vertikal sammenkobling.

Disse prosessforbedringene er utviklet for å støtte fremtidige flerbrikkearkitekturer med stadig høyere stabletetthet.




Integrasjon med TSV- og Through-Oxide-teknologier
Den demonstrerte D2W-teknologien er en del av et bredere veikart for halvlederintegrasjon som inkluderer høytdensitets gjennom-silisium-viaer (HD TSV-er) og gjennom-oksid-viaer (TOV-er).

TSV-er gir vertikale elektriske forbindelser gjennom silisiumsubstrater, mens TOV-er muliggjør elektrisk ruting gjennom oksidlag. Kombinert med utfylling av mellomrom mellom brikker kan disse teknologiene støtte waferrekonstruksjon og muliggjøre integrasjon av flere brikker med ulike funksjoner i én stablet pakke.

Slike arkitekturer blir stadig viktigere i avanserte AI-systemer, bildesensorer og heterogene dataplattformer, der prosessorer, minnekomponenter og spesialiserte akseleratorer må utveksle store datamengder med minimal forsinkelse.

Muligheten til å kombinere D2W- og wafer-til-wafer-integrasjon (W2W) kan også gi større fleksibilitet i balanseringen av ytelse, produksjonsutbytte og kostnader.

Veikart mot submikrometerskalering av forbindelser
CEA-Leti opplyste at den nåværende demonstrasjonen fungerer som en overgangsplattform for konseptvalidering og videre utvikling.

Den neste forskningsfasen vil fokusere på å integrere D2W-binding med HD TSV- og TOV-teknologier samtidig som utviklingen går mot en målavstand på 0,5 μm. Ifølge forskerne forventes fremtidige bindingsverktøy med justeringskapasitet på omtrent 0,5 μm (3σ) å forbedre produksjonsutbyttet ved disse dimensjonene.

Ytterligere reduksjon av avstanden kan muliggjøre betydelig høyere tilkoblingstetthet og støtte de økende båndbreddekravene til neste generasjon AI-akseleratorer og avanserte CMOS-bildesensorer.

Forskningen ble gjennomført innenfor rammen av FAMES Pilot Line og ANR NextGen-prosjektet under France 2030-initiativet. Relatert arbeid med utfylling mellom brikker, gjennom-oksid-viaer og høytdensitets gjennom-silisium-viaer mottok støtte fra IRT Nanoelec.

Tilleggsinformasjon
Denne delen beskriver tekniske spesifikasjoner og konkurransesammenligninger som ikke var inkludert i den opprinnelige pressemeldingen.

Kappløpet om å øke tilkoblingstettheten har blitt et sentralt fokusområde innen avansert halvlederpakking. Sammenlignbare teknologier inkluderer TSMCs SoIC (System on Integrated Chips), Intels Foveros, Samsungs X-Cube og hybridbindingsteknologier utviklet av imec og andre halvlederforskningsorganisasjoner.

Dagens avanserte hybridbindingsteknologier opererer vanligvis med avstander på noen få mikrometer, noe som gjør den demonstrerte D2W-hybridbindingen med 1 μm avstand til en betydelig milepæl innen skalering av vertikale forbindelser. Etter hvert som AI-maskinvarearkitekturer i økende grad baserer seg på chiplets og heterogen integrasjon fremfor tradisjonell monolitisk skalering, blir teknologier som muliggjør tettere vertikale forbindelser kritiske komponenter i halvlederforsyningskjeden. Forbedringer i tilkoblingstetthet kan øke båndbredden per arealenhet samtidig som energiforbruket til kommunikasjon reduseres – to måleparametere som blir stadig viktigere for AI-akseleratorer, høyytelses dataplattformer og avanserte bildesystemer.

Redigert av Aishwarya Mambet, Induportals-redaktør, med hjelp av AI.

www.cea.com